行业资讯-开云 | EDA_KAIYUN

联系电话:

产品服务

架构设计

软件仿真

硬件仿真

原型验证

形式验证

数字调试

EDA云

【选型指南】

Genesis Architect芯神匠架构设计软件

架构设计工具

技术IP模块库

PegaSim芯神驰软件仿真工具

软件仿真工具

OmniArk芯神鼎硬件仿真系统

硬件仿真系统

Prodigy芯神瞳原型验证解决方案

逻辑矩阵 LX

逻辑系统 LS

逻辑模块 LM

自动原型编译软件

深度调试套件

协同仿真软件

外置应用库

EsseFormal芯天成形式验证平台

形式化等价性验证 EsseFECT

组合逻辑等价性验证 EsseFCEC

模型检查
EsseFPV

连接性检查
EsseCC

覆盖不可达性检查 EsseUNR

Claryti芯神觉数字电路调试软件

数字电路调试软件

EDA云

选型指南

产品选型指南

解决方案

精准芯策略

技术文档

科普视频

其他视频

FAQ

线上研讨会

KAIYUN·中国登录入口登录

最新资讯

加入我们

联系我们

获取方案

最新资讯

关注行业最新动态资讯

公司新闻

媒体报道

行业资讯

EDA串联稳压电路：从理论到实践的深度解析

EDA串联稳压电路：从理论到实践的深度解析在电路设计领域，EDA（电子设计自动化）工具的应用已深入到每个环节，串联稳压电路的设计与优化便是其中典型。很多人以为，串联稳压电路仅需通过简单的电阻分压与晶体管调节即可实现稳定输出，其实不然。现代EDA工具通过精确的仿真与优化算法，将串联稳压电路的性能推向了新的高度。底层逻辑：从基础原理到EDA赋能串联稳压电路的底层逻辑在于利用晶体管的线性区特性，通过负反

发布时间：

通信电路EDA：从信号完整性到系统级协同的底层逻辑突破

信号完整性分析的“伪命题”与EDA工具的底层重构很多人以为通信电路EDA的核心是参数优化，其实不然——真正的战场在信号完整性与电源完整性的协同建模。当5G基站单板密度突破2000通道/U时，传统基于IBIS模型的仿真误差率会飙升至18%，这直接导致量产良率下降7个百分点。某头部设备商在深圳龙岗的产线数据证实了这一点：其2022年量产的7nm射频模块，因SI/PI耦合效应未被准确建模，导致首批300

发布时间：

EDA电路提取：穿透表象的工程艺术

从几何拓扑到信号完整性：EDA电路提取的底层逻辑重构很多人以为EDA电路提取仅是几何图形到网表的转换过程，其实不然。在先进制程节点下，寄生参数提取的精度误差容限已压缩至亚飞秒级，这要求提取引擎必须同时处理三维电磁场耦合效应与工艺偏差的统计分布。以台积电N3工艺为例，其金属层间距缩小至28nm，导致互连线间的边缘场效应占比超过60%，传统基于准静态近似的提取方法会产生12%以上的RC误差。案例：硅谷

发布时间：

集成电路EDA：技术深水区的认知重构

从RTL到GDSII：被低估的复杂性链很多人以为EDA工具链是线性流程，从RTL综合到物理实现按部就班即可。其实不然，现代5nm以下制程中，时序收敛与功耗优化的耦合效应已突破传统工具链的边界。以Synopsys Fusion Compiler为例，其机器学习驱动的优化引擎需要同时处理3000+个设计约束参数，这种非线性优化问题的底层逻辑是混合整数规划（MIP）与蒙特卡洛模拟的融合应用。案例：硅谷某

发布时间：

电路分析EDA：从理论到实践的底层逻辑突破

寄生参数的显性化与EDA工具的进化路径很多人以为电路分析EDA工具的进化仅依赖算法迭代，其实不然——底层逻辑是物理层建模精度与计算效率的动态平衡。以2023年台积电N3工艺节点为例，其金属互连层的趋肤效应（Skin Effect）在10GHz以上频段导致插入损耗增加12%，传统RLC模型已无法满足信号完整性（SI）分析需求。这迫使EDA工具必须将三维电磁场求解器（3D EM Solver）与寄生参

发布时间：

世运电路完成股份回购，累计回购927万股耗资2.96亿元

雷达财经文|苏静编|深海7月31日，世运电路（603920）发布关于回购公司股份比例达1%及回购实施结果暨股份变动的公告。公告显示，世运电路于2026年7月30日完成股份回购方案实施，累计回购股份926.9965万股，占公司总股本比例达1.29%。本次回购实际支出金额为296,062,604.88元，回购价格区间为31.01元/股至32.99元/股。公司回购股份的用途为员工持股计划或股权激励，

发布时间：

EDA非门电路仿真：精度与效率的底层博弈

非门电路仿真：被低估的EDA技术基石很多人以为非门电路仿真仅是基础逻辑验证环节，其实不然——在7nm以下先进制程中，非门延时偏差已成为决定芯片时序收敛的关键变量。某头部晶圆厂2023年流片数据显示，因非门仿真精度不足导致的时序违例占比达37%，这一数字在模拟/数字混合电路中甚至突破52%。仿真精度的物理边界非门电路的仿真本质是求解非线性微分方程组，其底层逻辑涉及载流子输运、阈值电压漂移等量子效应。

发布时间：

EDA组合电路设计：从理论到实践的底层逻辑重构

组合电路设计的本质：时序无关性与逻辑完备性很多人以为组合电路设计仅是逻辑门的简单堆砌，其实不然。其底层逻辑是构建一个在任意输入组合下，输出仅由当前输入决定、与历史状态无关的确定性系统。这种确定性要求设计者必须严格遵循布尔代数规则，在逻辑表达式化简、卡诺图映射等环节消除竞态与冒险，确保信号传输的零时序依赖。案例：2023年ISSCC论文中的64位超前进位加法器设计在慕尼黑工业大学与西门子EDA联合提

发布时间：

芯和半导体携手联想集团发布EDA Agent最新研发成果

2026年07月28日 13:22:21国产EDA率先落地AI智能体实战应用【美国长滩讯】2026年7月26日，全球规模最大的电子设计自动化（EDA）行业盛会——DAC 2026在美国加利福尼亚州长滩市开幕。本届大会以“AI For EDA”为核心议题，全球主要EDA厂商均在会上展示AI智能体（Agent）技术在芯片与系统设计中的最新应用。国产EDA企业芯和半导体在展台现场，联合联想集团发布双方E

发布时间：

国产EDA率先落地AI智能体实战应用，设计优化50%+，仿真提速80%+

全球规模最大的电子设计自动化（EDA）行业盛会——DAC 2026本月26日在美国加利福尼亚州长滩市开幕。本届大会以“AI For EDA”为核心议题，全球主要EDA厂商均在会上展示AI智能体（Agent）技术在芯片与系统设计中的最新应用。国产EDA企业芯和半导体在展台现场，联合联想集团发布双方EDA Agent战略合作的最新研发成果，成为本届大会上国产EDA的唯一落地案例。PCB研发全流程AI设

发布时间：

搜索更多资讯

加入我们

加入我们

白皮书

白皮书

书籍

培训课程

培训课程

获取方案

姓名*

公司*

电话*

职务*

邮箱*

所在城市

您在设计什么类型的芯片？

设计中含的ASIC门容量为？

500万 - 2千万

2千万 - 5千万

5千万 - 1亿

1亿 - 10亿

大于10亿

您倾向于使用哪款FPGA？

赛灵思 VU440

赛灵思 KU115

赛灵思 VU19P

赛灵思 VU13P

赛灵思 VU9P

英特尔 S10-10M

英特尔 S10-2800

不太确定，需要专业建议

您需要什么样的FPGA配置？

单颗FPGA

双颗FPGA

四颗FPGA

八颗FPGA

不太确定，需要专业建议

您需要什么样的外设接口？

您需要多少数量的原型验证平台？

您是否需要以下原型验证配套工具? （可多选）

分割工具

多FPGA调试工具

协同建模工具（允许大量数据在 FPGA 与 PC 主机之间进行交互）

您什么时间内需要使用到我们产品？

0-6个月

6-12个月

大于12个月

不太确定

您是否需要其他工具资讯？（可多选）

架构设计

软件仿真

硬件仿真

数字调试

形式验证

想要更多了解，您是否需要产品选型指南？

是

否

其他

提交

您也可直接拨打电话：400 8899 331 或添加企业微信

电话咨询

微信咨询

企业微信咨询

TOP

企业微信咨询