EDA全称为Electronic Design 🔒开云（EDA_KAIYUN）Automation，即电子设计自动化，占据芯片产业上游核心，被誉为“芯片之母”，是目前国内芯片产业链最为薄弱的环节之一，也是国家大力发展和扶持的重要技术。本次比赛，在王虹飞老师指导下，我院2025级硕士研究生罗陈亮和2025级博士研究生皇甫璟轩组队“模拟之星”参加比赛。针对芯片在制造过程中因各种不可控因素的影响导致的缺陷，设计了一款功能向量的时序电路故障模拟器，实现对数字芯片内部潜在故障的测试功能，自动分析数字芯片门级网表、自。
1.2 数字电路设计EDA工具 数字电路设计是指电路功能设计、逻辑综合、物理实现以及电路和版图分析验证的过程。这一过程通常分为数字前端和数字后端两部分，主要包括单元库建库、逻辑仿真、逻辑综合、布局布线、寄生参数提取、时序分析与优化、物理验证和版图集成与分析等环节。数字前端设计流程从设计架构开始，用硬件语言对芯片功能进行描述编码；🧧通过仿真工具进行逻辑仿真，检验设(shè)计(jì)代(dài)码(mǎ)的(de)正(zhèng)确(què)性(xìng)；然(rán)后(hòu)通(tōng)过(guò)逻(luó)辑(ji)综(zōng)合(hé)将(jiāng)设(shè)计(jì)代(dài)码(mǎ)映(yìng)射(shè)到(dào)电(diàn)路结(jié)构(gòu)，输出描述数字电路结构的电路网表文件。数字后端设计流程负责将前。
3.集训阶段（2025年9月29日-11月16日） 申请开发套件的团队，可填写《开发套件申请表》(附件2)，由大赛组委会发放开发套件及开发资料，其中开发套件以邮寄或自取方式获🎈开云（EDA_KAIYUN）取。主办方通过线上线下相结合的方式进行开发集中培训，辅导团队完成方案样机的开发。4.决赛阶段（2025年11月） 决赛地点：合肥滨湖富茂大酒店（合肥市滨湖新区庐州大道1001号） 决赛日期：11月21日 颁奖及路演日期：11月23日 注：以上时间节点如有变动，以大赛组委会最新公告为准。四、赛道设置 大赛设。
需要注意的是，部分模块为赛方指定并提供：舵机sg90，7.2v锂电池，370电机，L298N电机驱动模块以及电源稳压模块；舵机拉杆会以长直铁杆的形式提供，连接处需自制，铁杆直径未定，约在2mm左右。2.电路程序方面：赛方会提供Arduino Nano核心板，如若使用51单片机或stm32等其他方式进行开发，选手需自行购买开发板。3.如图所示，选手需通过蓝牙调参使得小船通过如(rú)下(xià)航(háng)道(dào)，最(zuì)后(hòu)得(de)出(chū)最(zuì)优(yōu)参(cān)数(shù)，使(shǐ)其(qí)自(zì)动(dòng)通过该航道。航道具体尺寸暂定。本次比赛暂定3月报名，5月举行，奖项丰厚。
参赛队伍二 参赛题目：考虑逻辑复制的超图分割算法设计 参赛成员：陈奕俊、窦力扬、伏培燚 指导教师：翟建旺、赵康 获得荣誉：总(zǒng)决(jué)赛(sài)三(sān)等(děng)奖(jiǎng) 项(xiàng)目(mù)简(jiǎn)介(jiè)：随(suí)着(zhe)集成(chéng)电(diàn)路设(shè)计(jì)规(guī)模(mó)的(de)不(bù)断(duàn)增(zēng)长(zhǎng)，单(dān)个(gè)FPGA硬(yìng)件(jiàn)仿(fǎng)真(zhēn)平(píng)台(tái)难(nán)以(yǐ)处(chù)理(lǐ)高(gāo)达(dá)数(shù)十(shí)亿(yì)门(mén)规(guī)模的设计，多FPGA系统仿真成为必然选择。在实际应用中，大规模设计可能会调用数十颗FPGA，分割算法的质量和速度成为🈯了新的挑战。参赛队伍提出了一种考虑逻辑复制的超图分割算法，采用多线程多层级划分框架，充分考虑FPGA资源、拓扑、对外互连等各类复杂约束，最终。
-889.png)
