无论您是设计领域的资深专家，还是渴望探索新技术的年轻才俊，也无论您是有独特体验故事、丰富设计开发经验，还是开发了专属设计平台、功能代码、二次开发实例，只要您有缘现在看到了PyAether，这里就有属于您的舞台。——无论您是在校大学生、还是企业工程师，也无论您是学术研究者、还是创客爱好者，只要提交您的🌅开云（EDA_KAIYUN）PyAether相关成果，就有机会成为AI+EDA+IC时代的见证者！ 二.征稿开启 丰富多彩的参与形式，与行业大咖共筑AI+EDA+IC生态圈。只要您了解PyAether，参与以。
2025 年度赛晶亚太半导体职业技能等级评定工作已圆满结束，此次评定不仅全程规范有序，更创下亮眼成果，为公司技能人才队伍建设再添助力。 本次认定工作历时半年左右，自启动报名以来，便得到公司技能人才的热烈响应。在两周的报名期内，来自各部门的 34 名员工踊跃参与，通过线上线下相结合的方式完成报名手续。经人社部门及公司的严格审核，31 人符合考核条件，并于 7 月中旬顺利参加了理论与实操考核。 为切实提升学员技能水平，6 月期间，公司结合实💊开云（EDA_KAIYUN）际需求针对性开展了多场分工种培训。
转自：正和岛 作 者：米丽萍 来 源：正和岛（ID：zhenghedao） 最近几年，“卡脖子”之痛，大家都感受十分强烈。 我们造不出芯片，仰望光刻机巨头阿斯麦。但其实“卡脖子”这件事历来已久。 很多人不知道，在上世纪80年代，我国正进入半导体取代电子管的重要时期。当时北京电子管厂（京东方前身）的收讯放大管，由年✅产量最高2860万只急速缩减到160万只。 在这样的背景下，北京电子管厂迅速调整策略，加大半导体分离器件的生产。但即便如此，技术的更迭和市场的代替，还是让北京电子管厂。
在芯片的物理设计阶段，EDA将电路设计图转换为符合制造工艺限制的、晶体管级别的布局和连线，即电路版图；验证电路版图是否符合制造工艺要求（如线宽、间距），确保可制造性；并确认物理布局与逻辑设计是否完全匹配。这就像施工图设计师将结构图转化为钢筋水泥的排布图，确保符合消防通道宽度、承重墙厚度等施工规定。一个简单运算放大器的模拟集成电路版图，不同颜色代表不同工艺层丨图片来源：维🈶基百科在芯片的后仿真阶段，EDA通过引入版图提取的真实延迟信息，模拟电流在复杂电路中的流动过程，排查因线路延。
使用OPC技术后，光刻图形更接近目标形状（图片来源：作者绘制）三维集成技术是一种新型的半导体封装技术，简单来说，就是把多个芯片垂直“叠放”在一起，形成一个整体，以实现更小的尺寸和更高的性能，它的开发高度依赖EDA的多物理场协同分析能力。在芯片垂直堆叠结构中，大量硅通孔（TSV）产生的机械应力会导致邻近晶体管的电学参数发生约10%的偏移，不仅影响(xiǎng)芯(xīn)片(piàn)性(xìng)能(néng)，还(hái)可(kě)能(néng)引(yǐn)发(fā)可(kě)靠(kào)性问题。EDA的热-力-电耦合仿真平台能同步模拟微米尺度下的应力场、温度场和电流密度分布，自动优化TSV的布局。
-889.png)
